PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09-179819 (43)Date of publication of application: 11.07.1997

(51)Int.Cl. 806F 13/42

(21)Application number: 08-232147 (71)Applicant: HITACHI LTD

(22)Date of filing: 02.09.1996 (72)Inventor: UMEMURA MASAYA
TAKEKUMA SHUNJI

(30)Priority

Priority number: 07279146 Priority date: 26.10.1995 Priority country: JP


(54) SYNCHRONOUS DATA TRANSFER SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED. To obtain a system whereby a data transfer cycle at the time of transferring data is shortened, that is, the improvement of an open of more dependent of a bus system is not prevented by separating a phase reference signal, data and a transfer end signal, giving them order to be transmitted and separating the phase reference signal, data and the transfer end signal.

SOLUTION: The bus 112a and a data bus 112b of the phase information signal and the bus 112c of the transfer end information signal are provided among a

semiconductor chip 101a-c. An edge detecting means 109a detecting an edge from PLL and the phase end information signal, clock selecting means selecting a clock from the detected phase information signal loga and b and a clock change-over equipment 111a are provided in a semiconductor chip. In this configuration, the phase reference signal, data and the transfer end signal are separated, order for transmit is given and the phase reference signal data and the transfer end signal are separated. Thus, the time required for transferring the phase reference signal and selecting a latch clock is consealed by the data transfer ovels so as to be made into a pipeline.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's

decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

Date of registration

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

(19) 日本国特許 (JP) (12) 公開特許公報 (A)

(11)特許出屬公開番号 特開平9-179819

(43)公開日 平成9年(1997)7月11日

(51) Int.CL*

識別記号 庁内整理番号

FI

技術表示箇所

G06F 13/42

350

G06F 13/42

350A

審査請求 未請求 請求項の数47 OL (全 35 頁)

(21)出類番号

特願平8-232147

(22) 出南日

平成8年(1996)9月2日

(32) 優先日

(31) 優先権主張番号 特爾平7-279146 平7 (1995)10月26日

(33)優先椒主張国 日本 (JP)

(71) HUM A 000005108

株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地

(72) 発明者 権村 雅也

神奈川県川崎市麻生区王禅寺1099番地 株

式会社日立製作所システム開発研究所内

(72) 発明者 武隈 俊次 神奈川県海老名市下今泉810番地 株式会


社日立製作所オフィスシステム事業部内 (74)代理人 弁理士 武 崩次郎

(54)【発明の名称】 同期データ転送システム

(57) 【要約】

【課題】 位相参照信号の転送とラッチクロックの選択 に要する時間は、データの転送サイクルに隠蔽されパイ プライン化され、高スループットの同期データ転送シス テムを実現すること。

【解決手段】半導体チップ101a~c間に位相情報信 号のパス112a、データパス112b、転送終了情報 信号のパス112c、半導体チップにはPLLと位相情 報信号からエッジを検出するエッジ検出手段108、エ ッジ検出手段で検出された位相情報信号からクロックを 選択するクロック選択手段109、クロック選択手段が 選択結果であるクロック選択情報信号を元に、FFがデ 一タパスのデータをラッチするタイミングを切り換える クロック切換器 1 1 1、2 ヶ以上搭載したクロック選択 手段の位相情報信号の保持状態からクロック選択手段を 切り換えるクロック選択手段の切換手段110から構成 すること。



【特許請求の範囲】

【請求項1】 複数のノードが位相参照信号のパス、データのパス及び転送終了信号のパスにより結線された同期データ転送システムにおいて、

前記同期データ転送システムは決められた転送サイクル に従ったクロックに同期し、

前記複数のノードの1ノードが送信した位相参照信号を 前記複数のノードの他のノードが受信し、

前記複数のノードの1ノードが送信した位相参照信号に 遅れて前記複数のノードの1ノードがデータを前記他の ノードに送信し。

同時に転送終了信号を前記他のノードに送信し、

前記他のノードが先に受信した位相参照信号から変換された位相情報に基づいて前記データを受信することを特徴とする同期データ転送システム。

【請求項2】 請求項1において、

前配転送サイクルは前記ノード間の伝搬遅延と前記ノード中の出力回路遅延と入力回路遅延の終和よりも短いサイクルで規定され、前記規定されたサイクルに従ったクロックに同期して信号を転送することを特徴とする同期 データ転送システム。

【請求項3】 請求項1または2において、

前記転送サイクルに従ったクロックの動作周波数は前記 ノードの内部論理回路の動作周波数と整数比の関係にあ ることを特徴とする同期データ転送システム。

【請求項4】 請求項1において、

前記複数のノードのバスの使用権の調停サイクルは転送 終了信号の受信によりバスの使用権が移譲されるもので あり、前記複数のノードでバスの使用権の移譲を受けた ノードは前記位相参照信号を送信し、前記記数のノード でバスの使用権を移譲したノードは前記データと前記転 送終了信号を送信することを特徴とする同期データ転送 システム。

【請求項5】 請求項4において、

前記複数のノードのパスの使用権の調停サイクルは、前 記複数のノードでパスの使用権を移譲したノードによる 前記データの転送サイクルに隠蔽され、

前記複数のノードでバスの使用権の移譲を受けたノード からの前記位相参照信号の転送サイクルは前記複数のノ ードでバスの使用権を移譲したノードによる該データの 転送サイクルに隠蔽されることを特徴とした同期データ 転送システム。

【請求項6】 複数のノードが位相参照信号のバス、デ ータのバス及び転送終予信号のバスにより結線され、決 められた転送サイクルに従ったクロックに同期した同期 データ転送システムにおいて、

前記ノードは、前記同期データ転送システムにおける前 記クロックを入力とし同期動作を行うものであり、入力 された前記クロックから前記クロックの逓倍のクロック を発生し、前記逃倍のクロックから前記クロックと問題 期で前配遷倍クロックの1周期を単位に位相を異とする 多相のクロックを出力するPLLを具備し、

前記複数のノードの1ノードが送信した位相参照信号を 前記複数のノードの他のノードが受信し、

前配位相参照信号に基づいて前配他のノード中PLLで 生成した複数のクロックからラッチクロックを選択し、 前記複数のノードの 1ノードが送信した位相参照信号に 遅れて前記複数のノードの 1ノードがデータを前記他の ノードに送信し、

同時に転送終了信号を前記他のノードに送信し、

前記他のノードは前記ラッチクロックを用いて、前記データを受信することを特徴とする同期データ転送システム。

【請求項7】 請求項6において、

前記位相参照信号に基づいて前記他のノード中誌PLL で生成した複数のクロックからラッチクロックを選択す る手段は、

前記受信された位相参照信号からエッジを検出し位相情報に変換するエッジ検出手段と、前記位相情報から前記 データを受解するクロックを選択しクロック連択情報と して出力するクロック選択手段と、前記クロック選択情報 を扱うサクロック連択・下のラッチ手段に供替する クロックの接触と、転送終了情報に基づいて前記クロック ク選択手段をリセットするクロック選択手段/関換手段 と、

から構成されることを特徴とする複数のクロックからラ ッチクロックを選択する手段。

【請求項8】 請求項7において、

前記エッジ検出手段は、前記位相参照信号を前記複数の クロックでサンプリングするサンプリング回路と前記サ ンプリング回路からの出力のエッジを検出するエッジ検 出器から構成されることを特徴とするエッジ検出手段。 【請求項目】 請求項目において、

前記サンブリング回路は、前記PLLで生成した複数の クロックの相数のラッチ手段を具備し、前記ノード中の 前記PLLで生成した複数のクロックで前記位相参照信 号を前記複数のクロックの相数のラッチ手段でラッチし 出力することを特徴とするサンブリング回路。

【請求項10】 請求項8において、

前記エッジ検出器は、前記サンプリング回路の複数のクロックの相数のラッチ手段の出力を比較することでエッジを検出し、検出された前記エッジから前記位相情報に 変換することを特徴とするエッジ検出器。

【請求項11】 請求項7において、

前記クロック選択手段は、前記データ転送サイクル中に おいてデータが有効な期間だけクロック選択情報が出力 されるように、位相情報保持手段と選択器と波形整形器 から構成されることを特徴とするクロック選択手段。

【請求項12】 請求項11において、

前記位相情報保持手段は、前記エッジ検出手段の出力した位相情報保保持上切し、保持状態を前記クロック選 状手段の切換手段に出力し、前記クロック選択手段の切 検手段の出力するリセット信号により保持状態が解除さ れることを特徴とする位相情報保持手段。

【請求項13】 請求項7において、

前記クロック選択手段を複数個備え、その複数個のクロック選択手段と、

前配複数個のクロック選択手段を監視し、前配転送終了 信号に基づき前配複数個のクロック選択手段を切換え、 前記クロック切換器への前記ラッチクロックの切換を制 御するクロック選択手段の切換手段と、

を具備することを特徴とする複数のクロックからラッチ クロックを選択する手段。

【請求項14】 請求項6において、

前記同期データ転送システムにおける前記複数のノード を接続したパスに、位相保証回路を具備することによっ て、前記パスの伝搬波を一様に立ち上がりないし降下さ せて前記伝搬波の位相のばらつきを押さえることを特徴 とする同期データ転送システムの位相保証回路。

【請求項15】 請求項14において、

前配位相保証回路は、前記パスの端部の終端抵抗と、前記ノードと前記パスに挿入される整合抵抗から構成され、

前記終端抵抗は前記パスの特性インピーダンスに一致す る抵抗値をとり、

前記整合抵抗は前記ノードの特性インピーダンスと前記 バスの接続点における前記ノード側から見た特性インピーダンスの差分を保証する抵抗値をとることを特徴とす る位相保証回路。

【請求項16】 請求項1または6において、

前記パスに接続される、前記ノードの少なくとも一つは パスマスタであって、前記ノードの残りは全てパススレー 一ブであって、前記パスマスタのノードはパスの使用権 を獲得し、前記パススレーブのノードを制御することを 特徴とする同期データ転送ンステム。

【請求項17】 請求項1または6において、

前記ノード間のデータ転送を転送終了信号が転送されないものであって、前記ノードの受信例が、前記回期データ転送とステムで規定されたデータ転送表と、受信される一連の前記データ転送長をカウントしたものと、を比較して、前記データ転送の終了を検知することを特徴とする同期データ転送システム。

【請求項18】 請求項17において、

前記転送終了個号が転送されない周期デーク転送であっ て、転送に関わらないノードが、前記周期データ転送シ ステムで規定されたデータ転送長と、パス上を転送され る一連の前記データ転送長をカウントしたものと、を比 牧して、前記データ転送の終了を検知することを特徴と する周期データ転送システム。 【請求項19】 請求項17において、

ノードに内蔵されたパス権調停手段が、前記同期データ 転送システムで規定されたデータ転送長と、パス上を転 送される一連の前記データ転送長をカウントしたもの と、を比較して、前記データ転送の終了を検知すること を特徴とする同期データ転送システム。

【請求項20】 請求項19において、

前記パス権調停手段は、前記データ転送の終了を検知 し、次にパスの使用権をとるべきノードにパスの使用権 を与えることを特徴とする問期データ転送システム。 【請求項21】 複数のメモリモジュールとメモリコン トローラから構成された同期データ転送システムであっ

前記複数のメモリモジュールと前記メモリーコントロー ラは、アドレスパスと、コマンドパスと、コントロール パスと、クロックパスと、折り返しクロックパスと、デ ータパスと、で接続されることを特徴とする同期データ 転送システム。

【請求項22】 請求項21において、

前記メモリモジュールは1つないし複数の同期メモリと アドレスパッファが具備され、

前記アドレスバッファは、その入力側で、前記アドレス バスと前記コマンドバスと前記コントロールバスと前記 クロックバスに接続され、その出力側で、前記メモリモ ジュール上のアドレスパスとコマンドバスとコントロー ルバスとクロックバスを介して同期メモリに接続され、 前記アドレスパッファの入力側で受信された信号を前記 1つないし複数の同期メモリに伝達し、

前記 1 つないし複数の同期メモリは、前起メモリコント ルーラから送信された前記クロックバス上のクロック で、前記アドレスバスと前記コマンドバスと前記コント ロールバスのデータと、前記データバス上のデータを、 ラッチすることを特徴とする同期データ転送システム。 【請求項23】 請求項22において、

前記メモリモジュールは、前記メモリコントローラで選択されて制御されるものであり、

前記制御として、データの誘み出しとデータの書き込み に加えて、前記同期メモリに内臓されたシーケンス内の レジスタからの読み出しとレジスタへの書き込みを行 い

前記データの書き込みと前記レジスタへの書き込みは前記クロックパスのクロックに同期することを特徴とする同期データ転送システム。

【請求項24】 請求項22において、

前配周期メモリは、同期DRAM(同期ダイナミックR AM)、SGRAM(シンクロナスグラフィックRA M)または同期SRAM(同期スタティックRAM)で あることを特徴とする同期データ転送システム。 【請求項25】 請求項22において、

前記メモリモジュール上の前記アドレスパッファは、前

記アドレスパッファの入力側で受信された前記メモリコ ントローラからのデータの読み出しと前記同期メモリに 内蔵されたシーケンサ内のレジスタの読み出しを検知

前記検知から前記クロックパスの1サイクル分ないし複数サイクル分のクロックを前記折り返しクロックパスに 送信することを特徴とする同期データ転送システム。

【請求項26】 請求項25において、

前記メモリモジュールは、前記折り返しクロックバスに 送信する折り返しクロックに遅れて、前記同期メモリに 内蔵されたシーケンサ内のレジスタに書きるまれたCA Sレイテンシとデータ标送長の設定に従い一連の読み出 レデータをデータバスに送信することを特徴とする同期 データ転換システム。

【請求項27】 請求項21において、

前記メモリコントローラは、前記同期データ転送システムで転送されるデータのほと返しサイクルに抽当するクロックに同期し動作するものであって、前記メモリコントローラの内部には、前記クロックの通信のクロックと問周期で前記通倍クロックの1周期を単位に位相を異とする多相のクロックを出力するPLLを異像し、

前記複数のメモリモジュールの1つが送信した前記折り 返しクロックパス上の折り辺しクロックから位相を参照 し、前記位却に基づいて前記シロ・1で生成と後数のク ロックからラッチクロックを選択し前記データパスから 前記データを受信することを特徴とする同期データ転送 システム。

【請求項28】 請求項27において、

前記メモリモジュールは1つないし複数の同期メモリと アドレスパッファを具備し、

前記メモリコントローラは、前記周期メモリに内蔵され たシーケンサ内のレジスタに書き込んだCASレイテン シの設定を保持し、この改変に従い前記選択されたラッ テクロックによる受信した終み出しデータのラッチ開始 時点を受信した読み出しデータの先頭サイクルに合わせ ることを特徴とする同期データ転送システム。

【請求項29】 請求項28において、

前記メモリコントローラは、前記問期メモリの前記しジ スタに書き込んだデータ転送長の設定を保持し、この設 定に従い前記受情した誘み出しデータのラッチ開始時点 から前記データ転送長に相当するサイクル数だけ、前記 到所データをラッチすることを特徴とする 同期データを送システム。

【請求項30】 請求項28または29において、 前記メモリコントローラは、前記受信した読み出しデータの先頭サイクルに合わせて受信した読み出しデータの ラッチ開始的点を合わせるために、前記選択されたラッ テクロックに同期したカウンタを具備することを特徴と する同期データ転送システム。 【請求項31】 請求項1、6または21において、 複数のノード間でバスを通して一連のデータ転送が終了 、共用するバス上でデータの衝突が起こらないよう に、バス上の個号電位が、データ出力のないハイインピ ーダンス投獄に戻った後でなければ、次ぎのデータ転送 を開始しないことを特徴とする同期データ転送システム。

【請求項32】 請求項25において、

前記アドレスパッファは、PLL、レジスタ、シーケン サの組み合わせで構成されることを特徴とする同期デー タ転送システム。

【請求項33】 請求項32において、

前記アドレスパッファのレジスタは、同期メモリ内のレ ジスタと共用し、

前配同期メモリのレジスタへの設定の書き込み時に同時 に前記アドレスパッファのレジスタに設定が書き込まれ ることを特徴とする同期データ転送システム。

【請求項34】 請求項32において前記アドレスパッファのレジスタは、同期メモリ内のレジスタと別体であり、

前記同期メモリのレジスタとは別の手順でアドレスパッ ファのレジスタに設定が香き込まれることを特徴とする 同期データ転送システム。

【請求項35】 請求項32において、

前記アドレスパッファのシーケンサは、アドレスパッフ ァのレジスタに書き込まれた設定内容を参照し、アドレ スパッファに入力されたクロックまたは前記クロックを 入力とするPLLが出力したクロックに同期して動作す ることを特徴とする同期データ転送システム。

【請求項36】 請求項25において、

前記アドレスパッファは、レジスタに書き込まれた設定 内容を参照しクロックまたは前記クロックを入力とする P L L が出力したクロックに同期して動作するものであ って、

前記同期メモリの状態に対応する動作状態を遷移することで前記同期メモリの状態を検知することを特徴とする 同期データ転送システム。

【請求項37】 請求項22において、

前記アドレスパッファの入力側に、前記アドレスパスと 前記コマンドバスと前記コントロールパスと前記クロッ クパスが接続され、

全ての前記パスには前記アドレスパッファのシーケンサ が接続されていることを特徴とする同期データ転送シス テム.

【請求項38】 請求項32において、

前配アドレスパッファのPLLは、その出力として前配 PLLの入力クロックの分周周波数と同一周波数と逓倍 周波数とを発生し選択的に出力することを特徴とする同 期データ転送システム。

【請求項39】 請求項21において、

前記同期データ転送システムは、そのアドレスパス、コマンドパス、コントロールパス、データパスの意から、 窓し周波数と、前記クロックパスのクロックの繰り返し 周波数と、前記折り返しクロックパスのクロックの繰り 返し周波数が整数倍の関係にあることを特徴とする同期 データ転送システム。

【請求項40】 請求項38において、

前起同期データ転送システムのアドレスパス、コマンド パス、コントロールパス、データパスのそれぞれの身外 繰り返し間波数と、前配カロックパスのクロックの繰り 返し周波数と、前配折り返しクロックパスのクロックの 線り返し間波数と前配折り返しクロックパスのクロックの 観り返し間波数が整数値の関係にあることを特徴とする 同期データを起ジステム。

【請求項41】 請求項22において、

前起同期メモリを備えた前記メモリモジュールは、前起 同期メモリで受信された前記メモリコントローラからの データの読み出しに対して、前起同期メモリのクロックから1サイクル分ないし複数サイクル分のいつクを 前記折り返しクロックバスに送信することを特徴とする 同期データ和送システム。

【請求項42】 メモリコントローラとメモリモジュールから構成される同期データ転送システムであって、 前記メモリコントローラと前記メモリモジュールは、ア ドレスパス、コマンドパス、コントロールパス、クロッ クパスおよびデータパスで接続され、

前記メモリモジュール上では1ないし複数個のアドレス パッファと1ないし複数個の同期メモリが基備され、 前記アドレスパッファの少なくとも1つにはPLしが内 蔵され、前記アドレスパス、コマンドパス、コントロー ルパス、クロックパスはメモリモジュール上で前記1な いし複数個のアドレスパッファの内部回路を起由して前 記1ないし複数個の周期メモリに移続され、

前記データパスは、メモリコントローラから直接に、前 記1ないし複数個の同期メモリに接続され、

前記1ないし複数個の同期メモリは、エラー検出訂正の 冗長符号生成手段を具備し、

前記1ないし複数個の同期メモリは、前記アドレスパ ス、コマンドパス、コントロールパスから読み出しコマ ンドを受情すると、読み出したデータを出力した後に、 前記エラー機出訂正の冗長符号生成手段で生成したエラ 一検出訂正の冗長符号を出力することを特徴とする同期 データ転送システム。

【請求項43】 請求項42において、

前記エラー検出訂正の冗長符号生成手段が、前記同期メモリ内のセンスアンプと前記同期メモリ内の列切換器に 接続され、前記センスアンプで増幅されたデータからエ ラー検出訂正の冗長符号を生成し、

前記列切換器は、前記センスアンブからのデータ入力を 切り換えることで前記同期メモリのレジスタに設定され たデータ転送長分のデータを出力し、データ転送長分の データを出力した時点で前記エラー検出訂正の冗長符号 生成手段からのエラー検出訂正の冗長符号の入力に切り 扱えて出力することを特徴とする同期データ転送システ ム。

【請求項44】 請求項42において、

前記エラー検出訂正の冗長符号生成手段が、前記同期メモリ内の別切接器と前記同期メモリのデータ出力手段に 接続され、前記別切換器から出力されたデータ転送長分 のデータを保持し、前記保持したデータからエラー検出 訂正の冗長符号を生成し、

前起同期メモリのレジスタに設定されたデータ転送長分 のデータを出力した時点で前記生成されたエラー検出訂 正の冗長符号をデータ出力手段に出力することを特徴と する同期データ転送システム。

【請求項45】 請求項42において、

前記エラー検出訂正の冗長符号生成手段は、出力される データを入力とし前記データが出力される時間中に並行 してエラー検出訂正の冗長符号を生成し、

前記エラー検出訂正の冗長符号を生成するに要する時間 が、前記データが出力される時間に隠蔽されることを特 徴とする同期データ転送システム。

【請求項46】 請求項43において、

前記エラー検出訂正の冗長符号生成手段は、前記同期メモリ内のセンスアンプのデータ出力のピット数と前記エラー検的訂正の冗長符号生成手段のデータの入力のピット数が問数で搭除され、

エラー検出打正の冗長符号生成手段内部では物記データ の入力は剥アドレスの示す下位のビット数から2のn乗 のピット数ずつを組に前起エラー検出打正の冗長符号を 生成し、前起2のn乗の組ずつに前起エラー検出打正の 冗長符号を出力するまたは選択的に出力することを特徴 とする関南データ転送ンステム。

【請求項47】 請求項46において、

前記2のn乗のビット数ずつを組とする数値nは、2の n乗が前記同期メモリのレジスタに設定されたデータの デット数送長に相等しい関係から導出されることを特徴 とする同期データ転送システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は情報処理装置における同期データ転送システムに関する。

[0002]

【従来の技術】従来の同期伝送システムは、同期伝送システム中の各ノードに参照クロックを供給し参照クロックの或る相とその次の相を用い、送端が或る相でデータの出力を開始し、受量では或る相の次の相で出力されたデータを取り込む方式があった。

【0003】また、同期伝送システム中の各ノードに参 照クロックを供給し参照クロックの或る相を用い、送端 が或る相でデータの出力を開始し、受端では剥奪したデ ータのエッジを検出し、検出されたエッジを元に到着し たデータを取り込む方式があった。

[0004]また、同期伝送システム中の各ノードに参照クロックを供給し参照クロックの或る相を用い、送端が成る相でデータの出力を開始し、併せて、受端のFFでのデータの有効時間を鑑みた分だけ遅延させた受信用クロックを出口し、受強では受信用クロックを元に製着したデータを取り込む方式があった。

[0005]

【発明が解決しようとする課題】一方、前途した同期データ転送システム中、参照クロックの成る相で出力されたデータを次の相で取り込む方式では、データも話学イクルは送端受援の回路運転と、送端受機間の医路運運は返接を実施的の上のの位相ばらつきから決定される。近年の半導体技術の進歩から、送端受機の回路運運は返縮され、半導体の動作間波数も向上している。そのおかげて半導体の固能運延に接近する送端受機のクロックの位相ばらつきも削減方向にある。しかし、送端受援間数で無違に関して短端は蔵しく、また伝送路の周波数域の伝統運運に関して短端は蔵しく、また伝送路の周波域の伝統運運に関して短端は蔵しく、また伝送路の周波域の行性と、半導体の動作用波数がに追旋できない。よって、伝接運運時間が優路となり、データ転送サイクルの短縮は望めなか。

[0006] その改善方式として、前述した受壊で到着 したデータのエッジを検出し、検出されたエッジを元に 到着したデータを取り込む方式がある。この方式であ データのエッジを検出する時間と受場のFFでのデータ の有効時間からデータ転送サイクルが決定される。

【0007】近年の半環体技術の進歩から動作間激数が 向上すれば、データ転送サイクルも短縮される。だが理 論上、データの転送サイクルは受緩のFFでのデータの 有効時間と張見すれば良いのであって、有効なデータを 転送するデータ転送サイクルに、データのエッジを検出 する時間が付加されている。

[0008]理論上のデータ転送サイクルよりもデータ 転送サイクルは長く、理論上のデータ転送サイクルから 導出される動作開放数に追従できていない。また、この 改善方式のデータ転送サイクルに占める有効なデータ転 送サイクルの割合は100%に遥かに及ばず同期データ 転送システ人のスループット4低い、

【0003】また別の改善方弦として、前述したデータ と併せて受信用クロックを出りこ、受情では受信用クロ ックを元に到着したデータを取り込む方式がある。この 方式では受嬌の半導体内で受信用クロックを分配する必 繋があり、そのため、受情では伝送路からデータをラッ チするFFまでの経路について、データの経路と受信用 クロックの分配経路で経路差が存在する。また、受信用 クロックの分配経路で記さ、データをラッチが が取り、 が取り、 が取り、 が発生することとなる。これらの経路と関係力 のよりのかのが、 が発生することとなる。これらの経路とは半導体の設強ばらつきを受け、受信用ク ックのか似性もつきとなる。 [0010] よって、この方式のデータ転送サイクル は、理論上、満足すべき受援のFFでのデータの有効時 間と、この受信用クロックの位相ばらつきにようが配時 の回路運証の増分との和から決定される。つまり、理論 上のデータ転送サイクルから導出される動作周差数に追 従できていない。

【0011】本発明は従来技術におけるかかる事情に鑑みて成されたものであり、半導体の回路技術の進参に作みの路をは、データ転送物のデータ転送サイクルの短線、即ちパスシステムの動作周波数の向上を妨げない何期データ転送サンステムを提供することを目的とする。また、併せて、データ転送サイクルに占める有効なデータ転送サイクルの割合を100%に漸近させ、同期データ転送システムのスループットを高める。 【0012】

【課題を終決するための手段】本発明の同期データ転送 システムは、半導体チップ加に位相情報信号のバス、だ トタバス、転送が「特殊信号のバス、半導体・ブには ト段、エッジ検出手段で独出するエッジ検出 手段、エッジ検出手段で独出するエッジ検出 ・フッを表現するショック選択情報信号からフ ・ツラを表現するショック選択情報信号を元に、 データバスのデータをラッチ指数したクロック選択手段 の位相情報信号の保持状態からクロック選択手段 の位相情報信号の保持状態からクロック選択手段を 切り換えるクロック選択手段の切換手段を能数する。 「0013】以上のような構成を採用することによっ

10 0 13 以上のような構成を採用することによって、送端の半導体チップはバス権を取り次第、転送するデータの位相情報を位相情報信号のバス線に送出する。 位相情報を受信した受場の半導体チップでは位相情報からデータをラッチするクロックを選択する。

【0014】この間、バス上には先にバス権を持ってい た半導体チップによりデータ転送が行われており、送端 の半導体チップ、受婦の半導体チップともこのデータ転 送のデークを受信している。即ち、バスの使用権の移譲 を受けた半導体チップからの仕事整個得り配送サイク ルは、バスの使用権を移譲した半導体チップによるデー 夕の転送サイクルに掲載され、パイプライン化が図られ ている。

【0015】受端の半導体チップでラッチするクロック が選択された時点以降に、先にバス権を持っていた半導 体チップのデータ転送は終了する。このデータ転送中に 転送終了情報が送出され、バス権は現在バス権を持って いて既に位相情報を送出した半導体・アンプから次にバス 権を護得した半導体チップに移譲される。

【0016】この時点で送端の半導体チップは、バス権 を移譲しデータバスを介してデータを転送する。これに より、バスの使用権の関係サイクルはバス権を移譲した 半導体チップによるデータの転送サイクルに隠蔽され、 バイプライン化が図られている。 【0017】以上のパイプライン化により、理論上のデータ転送サイクルから導出される動作周波数に追従させる。また、データ転送サイクルに占める有効なデータ転送サイクルの割合を100%に漸近させる。

[0018] 以上から、動作周波数の向上を図り、また、データ転送サイクルに占める有効なデータ転送サイクルの割合を100%に漸近させることで、同期データ転送システムのスループットを高める。

[0019]

【発明の実施の形態】本発明の第1の実施形態を図1, 2, 3, 4, 5, 6, 7, 8, 9に示す。

【0020】また、本発明の第2の実施形態を図10. 11. 12. 13に示す。

【0021】図中、100は原発版、101a~cは半導体チップ、102はバス核関停手段、103a~cは PLL、104a~hはドド、105a~cは入内が関係を表しませませます。105a~cは入力がツファ、108aにエンジ検出手段、109a~cは入力がツファ、108aにエンジ検出手段、109aと対してフン選択手段の切換手段、111aはクロックの切換器、112a~cは次、113はサンプリング回路、114はエンジ検出等、115は道根情軽採持手段、116は選択器、117は波形態形器、118a。b、cは整合形式、119a,bは核機能抗する系。

【0022】400はメモリコントローラ、401はモリモジュール、402はメモリ票子、403はオモリモジュールとのアドレスパッファ、404はメモリコントローラ400からメモリ茶子402を制御するアドレスパス、コマンドパス、コントロールパス、405は404はメモリコントローラ400かメモリ茶子402にクロックを供給するクロックパス、406はメモリコントローラ400とメモリ素子402間のデータパである。

【0023】また、407比グロックバス405で供給されたクロックをメモリコントローラ400に返去、り返しクロックバス、408はメモリコントローラ400中のアレー、409はメモリコントローラ400中のアレー、409はメモリコントローラ400中の対象手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選欠手段の切換手段、クロック選択手段、クロック選欠手段の切換手段、クロック選択手段、クロック選欠手段の切換手段、クロックが換番409中のカウンタである。

【0024】図1に本発明の第1の実施形態の同期転送システムを示す。第1の実施形態において半線体チップ 101a。b、cはバス112a。b、cで機能され、 データの転送を行っている。 関中、半導体チップ101 a、b、cは図2の半導体チップと同じであるが、 簡単 のため図2の半導体チップから一部回路を省略して示し ている。 [0025] 一速の説明において、バス112a, b、 cには半導体チップ101a, bのLSIの106a, b、 cないに106d, c、 fの出かパッファからデータが出力される。このデータは、半導体チップ101cの入かパッファ107a, b, cで半導体チップ101cに取り込まれる。

【0026】バスの使用権利については、バス権調停手 段102が各半導体チップのバス検要水から唯一バス権 を与える機構となっている。第1の実施形態に於いては パス112の転送終了情報をバス権関停手段102が 監視し、バス112の転送終了情報が到常する毎にバ ス権の出力を、次のバス権を獲得した半導体チップに切 り換える。

【0027】ここで、図1、図2及び図3を用いて、半 導体チップ101cに注目して半導体チップ101cで の同期受信を説明する。

【0028】 半導体チップ101a~cは原発振100からシステムの参照クロックを供給され、103a~c のPLして原変の通俗のロック、分局のロック、参相クロックを発生し、半導体チップ101a~c中にクロックを給電する。本発明の第10実施形態では図3に示す通り、同一周波数6相のクロックを給電している。

[0029]本第1の実施移植では同一周波数で6相の クロックを発生させているが、所要複数は次の条件から 次定される。本第1の実施総可は受信側のFFで保証 すべきデータ有効時間について、データ有効時間を整数 信し半算件チップ101の動作クロックの1周期より大 きくなる昼数値を算出し、この整数値と同値ないし大き い整数値を8相クロックの相数としている。

[0030] この条件下では、転送されてきたデータが FFで保証すべきデータ有効時間を十分保証している膜 以、半導体テップ101円に必ずラッチできるクロック が存在することを示している。本第10乗締形態では半 準体チップ101日。0内部論理は基本的に0相目の の0で動作するが、本第10乗継形態で売していない が、適宜60とあ3を用いる2相式、ないしゅ0とゅ 2、ゅ4を用いる3相式等、多相式で設計することも可 能である。

【0031】パス112aにはデータの転送先の半導体テップ101から位相参照信号201が転送される。半導体チップ101cではエッジ検出手段108aが位相参照信号201を先の多相クロックの~65でサンプリングがあり、サンブリングの機製、エッジが発相クロックの区外手段100aに付け、102円手段109a。 bに位相情報信号204として出力される。

【0032】クロック選択手段109a、b何れか一方が、クロック選択手段の切換手段110aにより選択され、選択されたクロック選択手段が先の位相情報204を元にFF104a、【のラッチタイミングとなるクロ

ックの相を多相クロックφ0~φ5から選択し、クロック選択情報信号206としてクロック切換器111aに 出力される。

【0033】第1の実施影響中、クロック切換器111 はドF104e、fの近時に位置する。クロック切換 器111aは、先のクロック選択情報からF104 e、fのラッチタイミングとなるクロックの相を多相ク ロックφの~φ5から選択し、切り換えてFF104 e、fに出力する。

【0034】以上に説明した同期化処理の結果、FF104e、fはクロック切換器111aから給電されるクロックでパス112b、c上の転送データをラッチできる。

【0035] 図4にエッジ検出手段の1例を示す。本発明の第1の実施形態に於いて、エッジ検出手段7.06株はサンプリング回路113とエッジ検出器114から様成される。サンプリング回路113に位指参照信号201が入力され多相クロック40~45によりラッチされる。

【0036】 位相参照信号 201のエッジはサンプリング回路 113の出力の6ピット中、「Lがnピット、ド (が (6-n) ピット」ないし「ドがnピット、しが (6-n) ピット」のピット列として現れる。サンプリング回路 113の出力の6ピットは、エッジ検出器114に入力される。

【0039】 位相情報保持手段(15が位相信号204 の位相情報信号204を保持するか保持しないかは、選 好手段切録信号220によりクロック選択手段の切換手 段110が倒跡する。保持された位相情報信号205は 選択器116によ力される。選択器116はオフセット 入力を参照してクロック選択情報信号206を出力す

【0040】クロック選択情報信号206は選択器11 6から供給されるクロックで転送終了情報信号215を ラッチし、選択信号216と論理積をとることで、波形 整形器117の出力を制御する。この制御により、クロック選択手段109は整形されたクロック選択手段206を出力できる。こうすることで、クロック選択手段109とクロック切換器111a間で同期したクロック選択様報告号206の転送を実現している。

(0041) 図6にクロック均換器111 aとバス11 2b、の人力回路およびクロック選択手段の切換手段 110 aを示す。本発明の第1の実施形態に於いて、ク ロック切換器111 aはクロック選択手段の出力したク ロック選択情報から、多相クロック40~45の1相を 選択し104e、fに給電することでバス112b。c 上の転送データをラッチする。

【0042】クロック選択手段の切換手段110aは、104eでラッチされたパス112cの転送接了情報を FF1041のクロックとして入力することで、2本のイネーブル信号を発生する。このイネーブル信号を発生する。このイネーブル信号はFF1041により交互に肯定される。このイネーブル信号はパス112cの転送終了情報から生成されるリセット信号の出力も削減する。

【〇〇43】こうして、2組のイネーブル信号とりセット信号は、クロック選択手段109a、 bに入力され、ウロック選択を中の位付網保保持手段11のリセットと弦影影略第117の出力を制御し、クロック選択手段を交互に切り換える。

【0044】選択信号216a及びクロック選択手段1 09からの保持状態適知信号221a, bより、選択手 販切換信号220a, bの出力を切り換える。この別 により、位相情報を保持するクロック選択手段109が 半導体チップ内に1つだけ存在するように出来る。

【0045】図7に木売卵の第1の実施形態の一連の動作を示す。図中、参照クロック200が原発第100から半環体アップ101a~cに供給され、第1の実施形態の半環体アップ101a~cでは参照クロック200の位相が参照され、内部のPLL1037半環体アップ101a~cのクロックの位相を揃えている。

【0046] 各半導体テップでは内部のPLL103が 位相調整の性、6連倍したクロックを発生し、再度6分 開する事でクロックを多相化している。PLL103 は、入力された参照クロック200と同相のゆ0を、ま た参観のロック200の1 用部について1/6周期ずつ 位相をずらしたø1~ø5の計6相を出力している。 【0047】末第1の実施が懸に於いて半導体チップ1 01m~の動作クロックは歩0であり、パズ112m

[0048] 図中、210、211は半導体チップ10 1bのバス推要求信号とバス権信号を、201b、20 2b、203bは半導体チップ101bのバス112a ~ に対する入出力派形を示す。

~cの基準クロックでもある。

【0049】212、213は半導体チップ101aの

バス権要求信号とバス権信号を、201a、202a、 203aは半導体チップ101aのバス112a〜cに 対する入出力波形を示す。また201c、202c、2 03cは半導体チップ101cの入力波形を示す。以 下、204〜209、選択信号216a、b〜219 a、bは、半導体チップ101cの内部の信号を示して いる。

[0050] 以下、各半導体キップ間のデータ転送につかて影明する。ここにおいて、半導体チップ1016トのデータ転送と同期化動作のみ説明する。説明する一連の動作は本発明の基本的なデータ転送と同期化動作であり、簡単のため、図中の他のデータ転送と同期化動作であり、簡単のため、図中の他のデータ転送と同期化動作であり、

【0051】半導体チップ101bはバス権301を得て、位相参照情報302を小ス112aに出力する。末 第1の実施能は202をパス112aに出力する。末 第1の実施能能は202をリースでの効果クロックでもある。よって位相参照信号、バスの転送ゲータ、転送終了情報の最小繰り返しサイクルは6001サイクルなある。

【0052】本第1の実施形態では、バス権を獲得して いる半導体チップが位相参照信号201として位相参照 情報302を出力した2サイクル以上後ないし、先にデ 一夕転送を行った半導体テップが出力した転送終了情報 の到着後2サイクル以上後に、バス権を獲得している半 端体チップがバスに転送データを出力される規則となっ ている。

【0053】よって、図中、先にデータ転送を行った半 郷体チップが出力した転送終了情報の到着後2サイクル 後に、バスの転送データ310、311が出力される。 転送終了情報はバスの転送データの最終サイクルに合わ せて出力される。よって図中、バスの転送データ311 と同じサイクルに転送終了情報312が旧力される。 【0054】半郷体チップ101bから出力された位相 参照情報302、バスの転送データ3130、311、 送終了情報312は半導体チップ101a差温過して、

受無所報302、ハルのお志アーラ310,311,数 送終了情報312は半導体チップ101aを通過して、 半導体チップ101cご到達する。到達波は、位相参照 信号201c、データ信号202c、転送終了信号20 3cに現れる。

【0055】半導体チップ101cのエッジ検出手段108aでエッジを検出され、位相情報303を得る。この位相情報303はクロック選択手段109。かの55、切換手段110aに選択された側に保持される。図ではクロック選択手段109aが選択されており、クロック選択手段109aが選択されており、クロック選択手段104aが提供された位指情報債号205aに位指情報債304として保持される。

【0056】クロック選択手段109aの選択器116 aは位相情報304から波形整形器17に対して、ゆ 0に相当する波形整形用クロック305を、波形整形用 クロック219aに出力する。波形整形器117はこの クロック305で104mのラッチした転送終了倡号2 15をラッチし、波形整形器117の出力制御信号21 7に出力制御情報307を出力し、波形整形器117の 出力パッファを出力状態にする。

【0057】選択器116aは波形整形器117aにクロック選択情報を出力しており、波形整形器117aが 先の出力制御信号217の出力制御情報307の出力状態に従い、クロック選択情報信号206にクロック選択情報信号206にクロック選択情報308を出力する。

[0058] クロック切換器 111 aは、クロック選択 情報信号206を介してクロック選択情報3086ペ クロック選択情報3081で起い、ラッチクロック信号2 07に々2に掲当するラッチクロック309を出力す る。FF104・1はフッチクロック309を与えら れることで初めてバス112b。ことを転送されてきた 半導体アップ101bの転送データ、転送終了情報をラッチできる。

[0059] ラッチされたデータはFF104 eの転送 終了情報信号215に転送終了情報312、FF104 何の出力信号208に転送データ310、311として 現れる。この転送終了情報312と転送データ310、 311が射路線理回路1050では再度パスクロックで あるめ0にラッチされる。即や導体101a。 b、c の動作クロックであるめ0に同期化され、半導体チップ 101a, b、cからなるパス112の同期転送が完結 する。

【0060】ラッチされた転送終了信号215は選択信号216 aによりマスクされ保持状態解除信号218 a たなる。よって、転送終了情報信号215の転送終了情報312が保持状態解除信号218 a の転送終了情報312が役分となる。この転送終了情報312はクロック選択手段の位相情報保持手段115aのリセットタイミングとなる。

[0061] 図では、遠沢信号216 aが選択状態で、 クロック選択手段109 aが選択されており、一選のデ - 夕転送上ないに同期転送がなされた。転送終了時に保 持状態解除信号218 aに転送終了情報312が出力さ れることで、クロック選択手段109 aがリセットされ

【0062】同時に、選択信号216点が非選択状態に転じ、出力制御信号217の出力制御情報307による 転じ、出力制御信号217の出力制御情報307による 出力指示は終了し、クロック選択情報308の出 力を終了する。この終了に伴い、クロック切扱器111 はカロック出力を停止しクロック309は出力停止状 数に戻る。

【0063】図8、9を用いて本発明の第1の実施形態 におけるパス112の位相保証回路について説明する。 図中パス112は簡単のため、パス112aのみに注目 して示している。パス112に接続される半導体チップ 101a, b、cはそれぞれパス112a1, 2, 3と整合抵抗118a, b, cを介してパス112aに接続される。

【0065】また終端抵抗の抵抗値はバス112aに整合させるため、50分である。バス112aにつながる 出力パッファ101aは連次0とマーTTにないしてM のSの出力パッファで、入力パッファ107a。 dには 差勤コンパレータが用いられ、参照電位222が併せて 入力される。

【0066】 位相保証回路は以上の関係から導出される 整合抵抗118、 核維抵抗119とバス112a1~ 3、バス112aから構成される。 図ではスタブの総数 は接続される半導体チップの数に従い3個だが、この限 りではない。

【0067】通常のLVーTTLないしCMOSの出力 パッファを用いるため、終練電位は個号振幅の中間値去 り僅かに低い電源電圧の20分の9に設定してある。こ うすることで、特にCMOSのNMOSの駆動能力がP MOSよりも高いため、出力波形の立ち上がり降下時間 の比を1:1に近づけている。

【0068】伝搬波形を図9に示す。図9では、先の図7のパス112a上の位却参照信号315と位相参照信号315と位相参照信号315と位相参照信号315では一下したいている。既に説明したとおり、通常のLV一下TしないしCMOSの出力パッファが用いられるため、半導体101aでの出力201aは、その振幅が出力パッファの電源建化VDの3、3Vに及び。

【0069】出力201 は壁を揺抗118 aからパス 112 aに伝数する時点で、出力パッファ自身が持つソ 一ス形抗と整合抵抗118 aの和と、終端抵抗119 a. bの会成抵抗との分割抵抗比からほぼ4分の1まで 短幅が圧縮される。位相参照情報315はその扱幅を圧 縮されパス112 aを伝搬しスタブのパス112 a2に 伝数し201bに示す波形で、なおもパス112 aを伝 搬しスタブのパス112 a3に伝数し201dに示す波 形で半導体チップ101b。。に到達する。

【0070】半導体チップ101cでは差動コンパレータの入力パッファ107aにより復元され、入力パッファ107aの電源電圧VDDの3.3Vの影幅で半導体チップ内部のエッジ検出手段等の論理回路に伝接する。 図9からも明白なように、図8に示した位相保証回路を介した伝接なば、パス112のスタブを順に完電してい くため、スタブのならびに使って伝搬波は割落する。 【0071】また、バス112a上での各スタブの分成 点では整合統抗がスタブ側に存在するため、分岐点にお ける伝搬波の反射が抑制されるので、各スタブに到達し た波彩は網段状にならない、これらの特性により、同一 半導体チップから出力されて他の半導体チップで提測さ れる伝搬送形の位相は保証をれることとなる。

【0072】図10~13を用いて本発明の第2の実施 影態の同期データ転送システムを示す。図10中、両期 データ転送システムは、メモリコントローラ400と、 メモリ素子402とアドレスパッファ403を搭載した メモリまジュールから構成される。図10中のメモリモ ジュール401は1つだが、図11に示すとおり複数図 の構成もとることが出来る。同様に、図10中のメモリ モジュール401上のメモリ素子402は1つだが、図 11に示すとおり複数値の構成もとることが出来る。 【0073】メモリモジュール401上のアドレスパッ ファ403は、アドレスパス、コマンドパス、コントロ ールパス404及ばクロックパス405のデータを増幅

ールバス404及びクロックバス405のデータを増縮 レメモリモジュール401上のメモリ乗子402に分配 する。また。アドレスバス、コントロー ルバス404のデータをデコードし、アドレスバッファ 403自参の掲載されたメモリモジュール401上のタバ キリ素子402への誘み出しを検知すると、クロックバ ス405のクロックから、1サイクル分のクロックを折 り返しクロックバス407に出力する。

(0074] メモリ素子402は、同期メモリ、いわゆるシンクロナスDRAM、SGRAM (シンクロナスグラッフィクRAM) である。図10は同期のRAMについて記載してあるが、同期SRAMについても同様な作り、 由来を奏することができるものである。それ故、アドレスパス、コマンドパス、コントロールパス404にはシンクロナスDRAMの信号後であるアドレスと、チップセレクト・ライトイネーブル、RAS、CASからなるコマンドと、クロックイネーブル、マスクからなるコントロールがメモリーコントローラ400からメモリネチ402に向けて転送される。

【0075】 またクロックパス405にはシンクロナス DRAMの動作クロックであり、 信号線であるクロック がメモリーコントローラ400からメモリ素子402に 向けて転送される。 【0076】 データパス406には、メモリーコントロ

一ラ40からメモリ素テ402に向けて転送される魯 き込みデータと、メモリ素ネ402からメモリーコント ローラ400に向けて返される駅が出ビデータが延送 れる。固11中、データバス406はメモリ素テ4021。 しかつながる信号線群とメモリ素テ4022。 しがつながる信号線群とメモリ素テ4022。 しかつながる信号線群とメモリ素テ4020。 4021。もかつながる信号線群とメモリ素テ4020。 信号線から構成される。

【0077】 折り返しクロックパス407には、メモリコントローラ400から読み出し要求を送りつけられた メモリモジュール401上のアドレスパッファ403か らの折り返しクロックが転送される。

【0078】本発明の第2の実施形態におけるメモリコントロータ400は、この折り返しクロックパス407 そかして実施された、メモリビコール401とのアドレスパッファ403からの折り返しクロックを位相参照信号とする。この位相参照信号から、メモリコントローラ400の内部のエンジ後出手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段、クロック選択手段の対象を受け、クロックである。

【0079】図11には、メモリコントローラが複数値 あって、他方のメモリコントーラが一方のメモリコント ローラを整視していて、メモリコントローラ間の信号受 渡しをすることなくパス権を移譲することができるよう になっている。そして、メモリコントローラ400aに パス権調停手段が内蔵されていて、メモリコントロー 400bとのパス権の関係を行うようにしている。

【0081】ここでは、図12のクロック選択手段、クリク切換器とクロック選択手段の切換手段と、本発明の第1の実施形態に示したクロック選択手段109,クロック選択手段の切換手段110との差異を示す。波形2トローラ400の内部の特別指列であるにATENCソ信号により、クロック選択情報信号の送出されるタイとグを変える。こうすることで、メモリ素ディ402のCASレイテンンに進力せてデータをラッチする。

【0082】また、クロック選択手段の切換手段110 の前段には、カウンタ411とセレクタ410 bが接続 され、メモリ素子402から返されるデータのサイクル 数即ちパケット数をカウントすることで、クロック選択 手段の切換手段110の切換える。

【0083】図13に本発明の同期データ転送システムの動作を示す。図中、PLLのクロックの1相であるゆってあるクロック408に巻継に動作する。また、クロック408はメモリコントローラ400が接結されているでPUパスのパスクロックの公倍数ないし公約数で設され、CPUパスのパスクロックに周期している。【0084】 関中、メモリコントローラ400の、60

0の一速の書き込み動作と、601の読み出し動作を示す。メモリコントローラ400から行アドレスを含むアクティブパケット600のが残信される。メモリ東子402のタイミング規定に従った3サイクル後に列アドレスを含むコマンドパケット600でと書き込みデータ60000の3が影信される。この書き込み時に、メモリコントローラ400から常時出力されるクロック405に同様し、6000、。、d0~3が響き込まれるメモリ素子でラッチされる。

【0085】600aと600cの間に、行アドレスを 含むアクティブパケット601aが送信される。メモリ 素子402のタイミング規定に従った3サイクル後に列 アドレスを含むコマンドパケット601cが送信され る。601a、601cを受信したメモリモジュール4 01 bはメモリモジュール401上のアドレスパッファ 403bから、位相参照信号である折り返しクロック6 01 rを折り返しクロックパス407に出力し、メモリ コントローラ400がこれを受信する。メモリコントロ ーラ400は、この折り返しクロック601 гからデー タをラッチするクロック601LCを選択し、メモリ森 子4021b、4022bから送信される読み出しデー タ600d0~3を、601LCでラッチする。601 LC先頭は、メモリ素子4021b、4022bのCA Sレイテンシに合わせ、読み出しデータ600d0に揃 っている。また、601LCは、読み出しデータ600 dO~3のパケットの数だけ出力される。

【0086】メモリコントローラは、予め、メモリ素子 4021、4022に対しCASレイテンシと、読み出 し時および書き込み時のパースト転送におけるパケット 数をメモリ素子4021、4022のレジスタに設定し ている。その為、読みだしデータの出現するサイクルと 読みだしデータのパケットをは既知である。

【0087】以上、関10~13で示したとおり、本発 別の周期データ転送システムでは、データ転送の一方の 半導体チップに本発明のエッシ後出手段、クロック選択 手段、クロック選択を1000歳手段、クロックの投資4000歳年段、クロック選択である。 同様に、データ転送の一方の半導体チップにPLとを搭載し、データ転送の一方の半導体チップにPLと搭載し、データ転送の他方についてPLとを指載し、データ転送の他方についてPLを省略した様成でも、同期データ転送を表現している。

[0088] 図14に本奏明の第2の実施形態における アドレスパッファ403の信号線の接接人内部構をを示 。 図中、408はPLL、410はシーケンサウ、 る。PLL408はSEL信号を介した設定により、C LKと同一周波数での発掘の他、2、4通倍発版に切り 検えできる。PLLは発信したクロックをCLKO: 1 7及びRofGLKのとして出力する。

【0089】PLL408は位相調整機能として、入力 RefCLKiに出力RefCLKoの出力を入力し出 力RefCLKoを参照する事で、RefCLKoの位 棚をPLL408に入力されたCLKの位相に揃えている。こうすることで、CLK0:17の位相もCLKの位相に揃い、アドレスパッファ403中、入力CLKから出力RofCLKの間を通過する膝の回遊選基をキャンセルしている。PLL408の出力CLK0:17は出力1本につき、メモリモジュール401上の1つないし2つのメモリ業テ402に接続される。

[0090] PLL408のシーケンサ410は、メモ リモジュールに入力されたADRとCMD、CNT信号 とCKEO: 1からメモリの動作状態を把握し、RCI Kの出力のオン/オフを切り換えている。本実施の形態 に於いて、CKE0:1は通常の"同時H"."同時 L"以外に"HL","LH"の組み合わせとすること で、アドレスバッファ403のシーケンサーのモードの 変更・設定を行う。これにより、アドレスパッファ40 3、メモリ402共通レジスタの設定以外に、アドレス パッファ403固有レジスタの設定を可能としている。 【0091】図15と図16を用いて、図14で触れた 同期DRAMの動作状態の把握を示す。図15は同期D RAMのシーケンサの状態遷移を、また、図16は図1 5の動作状態に対応したアドレスバッファの状態逐略を 示す。図16の各動作状態は図15の動作状態と対応関 係を持っており、この対応により、アドレスパッファ は、自己の動作状態を元に、対応する同期DRAMの動 作状態を把握できる。図15, 16中、太線の矢印は、 矢印の出発点の動作状態の決められた動作を終了次第自 動的に、矢印の指し示す動作状態に遷移することを示 す。その他の繊線の矢印は矢印に付した信号線の状態を 条件として、条件が成立した時にのみ矢印の指し示した 動作状態に遷移する。

【0092】図15で、同期DRAMは電源投入時、動 作状態501に遷移する。同期DRAMは、メモリコン トローラからないしアドレスパッファを介して入力され るADR、CMD、CNT信号の組み合わせをコマンド として解釈する。プリチャージコマンドを受信すると同 期DRAMは動作状態501から動作状態502に遷移 し、プリチャージが終了すると自動的に動作状態503 のアイドル状態となる。動作状態503でモードレジス タ設定コマンドを受信すると動作状態505に漂移し干 一ドレジスタの設定を行い、設定終了後自動的に動作状 態503に灰る。 セルフリフレッシュ開始コマンドを 受信すると動作状態507に遷移しセルフリフレッシュ を行う。この状態でセルフリフレッシュ終了コマンドを 受信すると動作状態503に戻る。テスト開始コマンド を受信すると動作状態506に遷移しテストを行う。こ の状態でテスト終了コマンドを受信すると動作状態50 3 に戻る。リフレッシュコマンドを受信すると、動作状 態508に遷移しオートリフレッシュを開始し、終了後 自動的に動作状態502に海移する。

【0093】プリチャージ終了後自動的に動作状態50

3に戻る。本発明の第2の実施形態に示した情報処理装置で、起路時のテスト、初期化、設定が済むとのSとユーザブログラムがロードとも選索動作に移行する。この時間期のRAMは動作状態503を定常状態として、読み出し、書き込みコマンドを受償して、データの誘み出し、書き込みコマンドを受償して、データの誘み出し、書き込みを行う。

【0095】動作状態503の状態で、書き込みコマンドを受信すると動作状態515に運移し、予め動作状態 505時に周期0RAM中のレジスタに設定した情報に 基づき書き込まれたデータをメモリアレイに書き込み、書き込み終了後に自動的に動作状態509に戻る。書き 込み終了までに、他のコマンドである音を込み後ブリチージ アージ、読み出し、読み出し後ブリテー・ジ、ブリチャ ージが受信されると、それぞれ、動作状態517、動作 状態511、動作状態513、動作状態502に透移する。

【0096】 軟体状態503の状態で接み出し後ブリチャージコマンドを受信すると、動作状態513に選移し、読み出しが終了した時点で自動的に動体状態502に遷移する。同様に動作状態503の状態で書き込み後ブリチャージコマンドを受信すると、動作状態517に遷移し、書き込みが終了した時点で自動的に動作状態502に遷移すると、読み出し、書き込み後、動作状態502に遷移するとブリチャージをれ、ブリチャージ終了後自動的に動作状態503に遷移する。

【0097】動作状態503においてCKE信号がAケートされると、パワーダウンである動作状態510に選移し、GKE信号のアサートにより元の動体状態に戻る。動作状態511、513、515、517の状態に比いてGKE信号がAゲートされると、それぞれ、それまでの動作のサスペンド状態である動作状態512、514、516、518に選移し、CKE信号のアサートにより元の財作技能に厚る。

【〇〇98】図16の状態遷移宮は以上説明した同期D RAMの動作に基づいており、アドレスパッファが、ア ドレスパッファからADR、CMD、CNT、CL Kを 供給されている同期DRAMの動作状態を把握し、この 把壁に基づきRCL Kの出力を制御する為の状態遷移を 示している。

【0099】 アドレスパッファは電源投入時、熱作状態 501に選移し、自動的に動作状態503に選移する。 アドレスパッファは動作状態503において、同期DR AMに対するプリチャージ、セルフリフレッシュ、オー ドブリテャージコマンドによる状態の遷移は無く、動作 状態503の状態を保持する。アドレスパッファは同期 DRAMに対するモードレジスタ設定コマンドを受信す ると動作化態605に選移し、モードレジスタの設定が 終了すると元の動作状態503に戻る。

【0100】この時数定されるモードレジスタは限期D RAMが備えているモードレジスタを互接性があり、 のレジスタをアドレスパッファのシーケンサが参照する ことで、同期DRAMへの終み出し、書き込みのCAS レイテンシやパースト長等を把握する。アドレスパッフ は、同期DRAMに対するテスト開始コマンドを受信 すると動作状態506に運移し、テスト終了コマンドに より元の動件状態506に運移し、テスト終了コマンドに より元の動件状態507に変も、野状態503におい に周期DRAMに対するアクティブコマンドを受信する と、アドレスパッファは動作状態509に連移手る。動 作状態509では、書き込みコマンドによる状態の返移 は無く、動性状態509では、書き込みコマンドによる状態の返移 は無く、動性状態509では、書き込みコマンドによる状態の返移

【0101 起外出しコマンドが受信されると動作状態 511に選移し、RCLKの出力を開始する。アドレス パッファ中のシーケンサは、動作状態511でカウント を開始し、モードレジスタの設定中のCASレイテン シ、バースト星を参照し、RCLKの出力を削削する。 RCLKの出力が終了すると自動的に動作状態519に 選移しカウント値大態50にリセットする。リセットされる と自動的に動作状態509に選移する。

[0102] 図17に、本発明の第2の実施形態のメモリモジュールを示す。図中401はメモリモジュール 402はメモリ素子、403はアドレスパッファである。図は上部にメモリモジュールの一面を下部に他面を示す。面には上部から、メモリ素子402が9つ並んでいる。メモリ表子402が9つ並んでいる。メモリモジュール4010億号線子でデータ線は合計72ビットとなる。データ線72ビット中8ビットは冗長ビットで、エラー検出訂正符号として用いられる。

【0103】9つ並んだメモリ素子402の4~6個目の下にはアドレスパッファ403が配される。その下には、メモリモジュール401の金属で銅の信号绳子が84個並ぶ。他面にも、メモリモジュール401の金属で銅の信号継手が84個並ぶ

【0104】一面と他面の僧号塊子は合計168個で、 倡号線や電源の端子として、メモリモジュール上の倡号 線に接続される。他面にはもう9つのメモリ素子402 が配される。この9つのメモリ素子402も同期DRA Mで、同期DRAMのデータ線は各々8ピットで、メモ リモジュール401の信号塔干でデータ線は合計72ビットとなる。このデータ線は、基板上のビアホールを介して他面の印刷回路配線と一面の印刷回路配線とを接続することで、メモリモジュールの銅の信号端子の72ビットのデータ線に接続される。

【0105】一面と他面のメモリ素子402はメモリモ ジュール401の信号端子の2本ないし複数本のCS信 号の1本を一面の9つのメモリ素子402に他の1本を 他面の9つのメモリ素子に接続している。この接続によ り、いわゆるパンク様皮としている。

[0104] 図18に第2の実施形態の他のアドレスパッファ403を示す。ここでは、図14に示したアドレスパッファ403との実販を示す。図中、408はPLL、410はシーケンサである。PLL408はSEL信号を介した設定により、CLKと同一別波数での発振の他、2、4選倍発派に切り換えできる。PLLはRCLKの位相をPLL408に入力されたCLKの位相に開えている。

【0 1 0 7 1 アドレスパッファ 4 0 3 はメモリモジュール 4 0 1 上の、図 1 4 に示したアドレスパッファ 4 0 3 もしくは中 L L 内臓の市販のクロックパッファから C L Kを供給される。その為、C L K 0 : 1 7 の分配は図 1 に示したクロックパッファ 4 0 3 にまかせ、C L K 0 : 1 7 の出力を省略している。よってアドレスパッファは、メモリモジュール 4 0 1 上のメモリ素子 4 0 2 に C L K を分配しない。

【0108】図14のアドレスパッファ403と本アドレスパッファ403を同一のメモリモジュール401に能数することで、1種のアドレスパッファ403がADR【11:0】、CMD【2:0】、CNT【2:0】はを分配するメモリ素デ402の数は半減する。図17に示したメモリモジュール401上の18個のメモリ素テ402は2評化される事となる。こうすることで、メモリモジュール401上の10人のMD【2:0】、CNT【2:0】の反射等による伝散波形のひずみは改善さ

れ、伝教運経時間は短縮される。
[0109] PLL408のシーケンサ410は、図14に示したアドレスパッファ同様、メモリの動作状態を 把握し、RCLKの出力のオンンオフを切り換えている。メモリモジュール401上には、図14のアドレスパッファ403のRCLKと本アドレスパッファ403のRCLKと多無妨のRCLKが得られる。メモリモジュールの信号様子の数を1として、前者のRCLKないし後者のRCLKを接続しても、信号端子の数を2として両者のRCLKを各体接続しても、未発明の同期データ転送システムは良好に動作する。

【0110】特に後者のRCLKのみを接続した場合、 メモリコントローラ400で受信されるRCLKの位相 は、メモリコントローラ400で受信される降者のDA TAの位相に近い。また、両者のRCLKを各々接続し、メモリコントローラ40のにRCLKが2ピット受信される場合、メモリコントローラ40のの助底はは2組のエッジ接触手段、クロック選択手段、クロック選択手段の切換手段、クロック切換器409が装備される。この2起のエッジ接出手段、クロック切換器409で接出き、たしなには「精和により、前者と接着のRCLKの位相差がらDATAの位相ばらつきが顕雑され、より精度の高い位相情報により、前方では強され、より精度の高い位相情報とメモリコントローラ内部で生成する事が出来る。

【0 1 1 1] 図19に本発明の第3の実施の形態を示す。ここでは、図10の第2の実施の形態との差異を示す。図中、0 40 30 アドレスパッファは、ADR 【1 1 : 0]、CMD 【2 : 0]、CNT 【2 : 0]を一旦FFでラッチする。図10では、メモリコントローラ4 00のFFからメモリ素チャムではメモリコントローラ4 00のFFからアドレスパッファ 40 30 所のデーションチ手段であるFFまでと、アドレスパッファ 40 3 内の同一シラッチ手段であるFFまでと、アドレスパッファ 40 3 内の同じFFからアドレスパッファ 40 3 内の同じFF からメモリ素子 40 2 内のデータラッチ手段であるFFまでと、アドレスパッファ 40 3 内の同じFF からメモリ素子 40 2 内のデータラッチ手段であるFFまでと区間の任数経路に分割している。

【0113】データのサイクル時間は、回路運延時間のばらつきと伝拠選延時間のばらつきとクロックスキューの総和、メモリコントローラ400のFF、アドレスパッファ403のFF、メモリボチ402のラッチ手段各々のセットアップ時間とホールド時間の段和のうちで、最大の値から決定される。図19に宗すアドレスパッファを介し伝送経路を2区間に分割することで、それぞれの区間の回路運延時間のばらっきと伝搬運延時間のばらっきとない。フェールでは減少し、サイクル時間が短縮され高速化が図れる。

【0114】また、従来の関閉式バスでは、データのサイクル時間は、回路遅延時間と伝幾遅延時間とクロックスキューの発和から決定される。本発明のアドレスパッファ403を従来の同期式バスに適用すると、伝送経路は2区間に分割され、それぞれの区間の回路遅延時間と伝搬遅延時間は短縮される。よって、従来の同期式バスのサイクル時間は短縮される後れが図れる。

【0115】図20、図21を用いて本発明の第4の実施の形態を示す。図20に本発明の4の実施形態に用いられるRCLKを自ら返すメモリ素子を赤っ図中411はシーケンサ、412は分周器である。メモリ索子402が続か出し要求を受けると、シーケンサ411はとして出力する。その後、DATAは読み出し要求受信後、シーケンサ中のレジスタに設定されたCASレイテンが行び連れて出力される。読み出しが終すするとシーケンサ411は分周勝412を"H"にセットする。こ

うすることで分周器の出力するRCLKは、絶えず1周期目が"H"で始まる。

【0116】図21のメモリシステムで、メモリモジュ ール401には、従来のRCLKの出力端子のないアド レスパッファと、図20に示したメモリ楽子が搭載され ている。

【0117】図22、図23、図24、図25を用いて 本発明の第5の実施の形態を示す。

[0 1 1 8] 図2 2 はメモリ索子でデータの信号線が1 ピットの同期 DR AM である。図中、4 1 1 はシーケン 4 1 2 は分層器、4 1 3 はパリティ生成器である。 ここでは、図2 0 の同期 DR AM との差異を示す。区2 2 の同期メモリはパリティ生成器 4 1 3 を列 デコーダ 中 のセンスアンプチ列り線砂町配配する。メモリーター 0 2 がアクティブコマンドを受信すると行デコーダで行 アドレスに招望する 1 行分のメモリアレイ上のメモリセ 小が選択される。

【0119】 イモリセルはセンスアンプに 1対 1対応で 接接できるよう、センスアンプは 1行分を備されてい る。選択されたメモリセルの確保はセンスアンプで始解 され、列切換器までの信号線に出力される。読み出しコ マンドを受信すると列切換器は受信した列アドレスに設 当する個号線を選択する。シーケンサのロンスタに設 定されたパースト長から、アドレスはカウントアップさ れ、列切換器は遠続するデータを順に切り換えて出力す る。

【0 1 2 0】パリティ生成器 4 1 3 はセンスアンプと列 物機器の間の信号線に接続され、列アドレスに相当する 信号線から、列アドレスからベースト長分化上位のア ドレスに相当する信号線のデータまでのバースト長分の データからパリティを生成する。パリティ生成器 4 1 3 でのパリティ生成は、センスアンプで機幅されるデータが 低号線に出力され、パリティ生成器 4 1 3 に到達した 時点で開始される。その為、列変機器が列アドレスに招 当する信号線から上位のアドレスに切り接える時点で生 成が終了している。列切挽器はパースト長分のデータ出 が旅存とパリティ生成器から信号線に切換え、パリティをパースト長分のデータに続くサイクルで出力す

【0121】本実施の形態ではパリティ生成器413を 搭載しているが、ECC生成器を搭載も可能であり、エ ラー検出訂正に必要なピット数分だけ、パースト長分の データに様くサイクルで出力する。

[0 1 2 2] 図2 9はメキリ素子でデータの信号総が9 ビットの同角DRAMである。図中、4 1 1はシーケン サ、4 1 2は分層影、4 1 4はECO生成器である。 こでは、図2 2の同期DRAMとの差異にを示す。図2 3の原剤メモリはECO生成器4 1 4 を出力パッファの 前段に配する、メモリ素子4 0 2 がアクティブコマンド を受信すると行デコーダで行アドレスに相当する 1 行分 のメモリアレイ上のメモリセルが選択される。メモリセルはセンスアンブに1対1対応で接続できるよう、センスアンブは1行分装備されている。

【0123】選択されたメモリセルの電荷はセンスアンプで増幅され、別切後器までの個号機に出力される。 於め出しコマンドを受信すると別切機器は受信した列アドレスに該当する信号線を選択する。シーケンサ中のレジスタに設定されたパースト長から、アドレスはカウントアップされ、別切換器は遊読するデータを頭に切り換えて出力する。

【0124】 ECC生成器 41 4 は河境機器から出力されたデータを保持し、バースト長分のデータからECC の冗長符号を主成する。ECC生成器 41 14 14 ビポライン・スト長分のデータ出力が求むた。様くサイクルで出力される。未実施の形態では9 ピットでパースト長4の合計36 ピットのデータについて、9 ピットのECCの冗長符号を生成する。生成されたECCの冗長符号を生成する。生成されたECCの冗長符号と対したれる。

【0125】図24に、図23のメモリ第子を用いたメモリモジュールに対する膝が出し処作時のデータとECの冗長符号の間係を示す。図中、60146はメモリモジュール上のメモリ素子1個から出力されるデータ及びECCの冗長符号である。601d3。601d3。はデータの出サイクルに於いて4サイクル目に出力されたデータと冗長ビットである。1から4サイクル目迄のデータと冗長ビットが6年度されたECCの冗長符号が601eである。

【0126】メモリコントローラは、601de受信後 601eを元にエラー検出・訂正を行う。その後プータ の1から4サイクル目までのデータと冗長だりトを60 1d3eに示すデータ列に再稿する。再種をれた4サイ クル目のデータと冗長符号を例に説明すると、64ピットのデータである601d3とこのデータに対するEC Cの冗長符号である601d3pに再稿される。メモリ コントローラでは改めて601d3pを元にエラー検出・訂正を行う。

【0127】エラー検知に用いた601d3pは、メモリコントローラがメモリモジュールに書き込む際に生成し、メモリ赤子に書き込まが正元長符号である。メモリコントローラがメモリモジュールに書き込む際は読み出し時のECの冗長符号を終いた1から4サイクル目までのデータのみである。

【0128】本実施の影想に示した2重の介泉代号により、メモリコントローラからメモリへの書き込み時の書き込みエラーは読ったままメモリで保持される。読み出し時には、この誘ったデータから6010は生成され、メモリコントローラでエラーの検出・訂正では大田されず、601d3pのエラー検出・訂正では検出されず、601d3pのエラー検出・訂正では検出されず、601d3pのエラー検出・訂正では検出されず、601d3pのエラー検出・訂正では検出されず、

【0129】また、正常のデータが書き込まれて、読み出し時に読み出したデータの出力がメモリーモジュール メメモリーコントローラ間の起送でエラーになった場合、601cのエラー検出・訂正では検出され、冗長符号のピット数から訂正可能な範囲で訂正がなされる。受信したデータが完全に訂正されれば、601d3pのエラー検出・訂正が行われる。

【0130】以上示した2重の冗長符号により、エラーの発生がメモリに対する番を込み時に特定されれば、メモリコントローウは書き込みデータと、CLKの位相関係を調整しエラーを回避する。また、読み出し時に特定されれば、RCLKから抽出した位相情報と選択すべきラッチ用のクロックの対応表を変更しエラーを回避する。

【O 1 3 2】以上説明したように、本発明は、次ぎのような機能ないし作用を奏するものである。

[0133] 請求項「記載の希明によれば、開期データ 転送システムで、位相参照信号、データ、転送終了信号 を分け、送信する順序をつけて、位相参照信号、データ と転送終了信号と分ける事で、位相参照信号の転送とラ テクロックの選択に要する時間は、データの転送サイ クルに隠蔽されパイプライン化されることを意味し、高 スループットの同類データ転送システムが実現できる。 (0134) また、請求項(21配数の発明によれば、半導 体技術の進歩による動作開波数の向上に追旋し、同期データ転送システムの動作開波数を高めることが可能である。

【0135】また、請求項の記載の免明によれば、バスのクロックの動作周波数が半導体チップの内部論理回路 の動作周波数と整数比の関係にあるので、受任テータは 半導体チップ内から見れば、整数比毎に特定のデータバ ターンで報信するので、半導体チップ内のクロックで整 易に同期化できる。よって、高速で且つ同期の容易な同 類データ転送システムが突破できる。

 が実現できる。

[0137]また、請求項5記載の発明によれば、バス 権の関係サイクル、他相参照信号の転送とラッチクの フの選択が、データの転送サイクルに認該されること で、バス権の関係サイクルも位相参照信号の転送とラッ チクロックの選択もバイプライン化されることを意味 し、バスサイクルは実質データ転送サイクルだけとな り、高スループットの同期データ転送システムが実現できる。

【0138】また、請求項6記載の発明によれば、入力されたクロックからクロックの連倍のクロックを発生、 前記逓倍のクロックの運行のクロックを発生 運作クロックの1周期を単位に位相を異とする多相のクロックを出力するPLLを実換することで、PLLから ラッチ手段までのクロック分配系のスキューは相談される。この効果はPLの出力する各相に有効で、スキューが低減されることで、理論上、データの託送サイクルを受場のFFでのデータの有効時間まで短縮することが可能となる。即ち高速化に寄与する。

【0139】また、請求項7記載の発明によれば、位相 参照信号を元にPLしで生成した複数のクロックからラ ッチクロックを選択する構成とすることで、ラッチ手段 におけるスキューが低速される。

【0140】また、位相参照信号を別にPLLを用意 し、PLLの電圧を制御してOロックの位相を制御する 場合と比較して、位相参照信号は単発のバルスで済むの で、ラッチクロックの選択に要する時間は確実に短縮さ れる。また、半線体チップないに複数値のPLLが存在 するとPLL間で共振・発振しかねず、半導体チップ自 身の誤動作を招く。よって、本発明は誤動作しにくい構 成と含える。

【0141】また、請求項を記載の発明によれば、エッ 対検出手段がサンブリング回路とエッジ検出着から構成 される即ち、ディジタル回路で構成されるのでCMOS トランジスタでの構成が容易となる。つまり、アナログ 回路で構成に場合に増電する、耐イス化とサンプ リング精度、PLLとの共振による発版、高消費電力と 回路の大規模化の問題が回避でき、ゲートアレイでの実 装も可能となる。

【0142】また、請求項の記載の発明によれば、サン ブリング回路が該PLLで生成した複数のクロックの相 数のラッチ手段を具備する事で、通常の動作速度のラッ チ手段が利用でき回路の平易化が回れ、設計が容易とな り、且つ容器な位相情報の取り出しが可能となり、また 回路全体の高速動作を可能とする。

【0143】また、請求項10記載の発明によれば、エッジ検出手段に、サンブリング回路出力を比較することでエッジを検出し位相情報に変換させることで回路の平易化が図れ、設計が容易となり、また高速動作を可能とする。

【0144】また、請求項11記載の発明によれば、クロック選択手段が位相情報候持手段と選択器と返形整形 数から頻成されることで、データ転送サイクル中、データが有効な期間だけクロック選択情報が出力される。これにより、当該データの確実なラッチと、当該データ転送があります。

[0 1 4 5] また、請求項 1 2 記載の発明によれば、位 相情報の保持とリセットが行われることで、位相情報か ら選択されたラッチクロックで確実に当該データ転送を ラッチできる。また、当該データ転送と同時に受信され た転送終了情報により位相情報がリセットされること で、 並続データ転送以外でのラッチを防ぎ、誤動作を防 止している。

【0146】また、請求項13記載の発明によれば、クロック選択手段の切換手段を具備するこで、複数ののフロック選択手段を整視しながらフロック的製件及を整備することで、複数のフェクロックの切換を制御でき、バスの湿性時でも転送終了情報に基づき位相参加情報医が入る体の移譲原に送い選乱なく度か、切扱できる。これにより、位相参照信号の転送とラッチクロックの選択が、データの転送サイクルに認度され、パイプライン化が実現できる。

【0147】また、請求項14の記載によれば、位相参 照信号の位相は、位相参照信号を出力した半導体チップ が同じであれば、伝説波の立ち上がりないし降下を一様 に出来るため、ほぼ同じ位置に保たれるので同期データ 転送システムの安定動作を実現する。

【0148】また、請求項15の記載によれば、終端能 拡充パスの特性インビーダンスに一致する抵抗値に、数 台抵抗をスタブの特性インビーダンスとバスの接続点に おけるスタブから見た特性インビーダンスの差分に相当 する抵抗性とすることをで位相保証回路が実現され、伝 数波の立ち上がりないし降下を一様に出来る。

【の149】また、請求項16の配献によれば、メモリ コントローラとメモリ業子に見られるバスマスタとバス スレーブの関係に於いて、バスマスタによるバススレー ブの制御を実現することで、制御論理をバスマスタに集 約しコスト削減を図れる。

[0150] また、請求項17の記載によれば、データの転送長ないしバースト長が既和ないし一環に規定されたシステムに於いて、転送終了信号の信号線が解滅でき、LSIのpin数が解滅できった所能を図れる。 (0151] また、請求項18の記載によれば、パスの使用権の調停をパイプライン化したシステムでは、次にパスの使用権を受賞されるノードは先のデータ転送の終了で与数差の終め、でデータ転送を開始するまでのオーバーへッドを削減することが出来。

【0152】また、請求項19の記載によれば、次にパス権を獲得するノードが、現行のデータ転送の終了時点

を予め知ることが出来、転送終了信号の監視からデータ 転送を開始するまでのオーバーヘッドを削減することが 出来る。

【0153】また、請求項20の配動によれば、バスの 使用権の関係シバイブライン化したシステムでは、アー ビタは現行のデータ転送の終下時点を予め知ることが出 来、先行してバスの関序をすずめたり、転送終す信号の 監視から、次に八名を保護されるペラードへのバス 権の通知までのオーバーヘッドを削減することが出来

【0154】また、請求項21の配載によれば、メモリ モジュールに於いてクロックパスのクロックを折り返 す、折り返しクロックパスを具備することで、同期デー 夕転送を実現する。

【0155]また、請求項22の記載によれば、メモリ コントローラからのアドレスやコマンドやコントロール やレジスタへの書き込みを、各メモリモジュールのアド レスパッファで受けて、メモリモジュールよの関別メモ リに再分配することで、メモリコントローラとメモリー 間の伝鞭選延時間を短縮し、両期メモリの位置で、アド レスやコマンドやコントロールと、書き込みデータの位 担を揃えることが出来る。

【0156】また、精水環2の配轄によれば、メモリ コントローラはアドレスやコマンドやコントロールや書 き込みデータを、クロックと合わせて両期メモリに送信 することで、メモリコントローラとメモリー間の位置関 係即ち伝検選逐時間に影響を受けない繰り返しサイクル でデータの書き込みが実現され高速化が図れる。

【0157】また、請求項24の記載によれば、周期ペショとして市販されている同期のRAMやSGRAMやSGRAMの関別SRAMが利用でき、特殊な機能の付加された同期メモリに比較して安価にメモリシステムが構成できる。 類メモリに比較して安価にメモリシステムが構成できる。 類メモリとは別部品であるテドレスパッファニアドレスとコマンドとコントロール信号のデコーダを具備させるだけで、該み出し動作時の同期データ転送が実現できる。また、市販されている同期DRAMや安GRAMや同期SRAMが利用では、特殊な機能の付加された同期メモリに比較して安価にメモリシステムが構成できる。 し、1591 また、賃津項をの記載によれば、該み出し動作時、当該のメモリモジュールが折り返しクロックをメモリコントローラに必有時の

【0160】また、請求項27の記載によれば、位相参 照倡号を元にPLして生成した複数のクロックからラッ テクロックを選択する構成とすることで、ラッチ手段に おけるスキューが修選される。

【0161】また、請求項28の記載によれば、メモリコントローラで先行する折り返しクロックから位相情報を抽出し、読み出しデータのラッチクロックを選択した

後、読み出しデータのラッチ開始時点が推定されるため、先頭読み出しデータの取りこぼしによる同期データ 転送システムのエラーや放演を回避することが出来る。 [0162]また、請求項20の記載によれば、メモリ コントローラで読み出しデータの託送をないしゲースト 長が底知ないし規定値として既知であるから、読み出し データの取りこぼしによる同期データ転送システムのエ ラーや故障を回避することが出来る。

【0163】また、請求項30の配載によれば、読み出 しデータをラッチするクロックでカウンタが動作するた が、読み出しデータのラッチ間診時点までのカウントダ ウンや、受信造中のデータの転送長ないしパースト長の カウントが正確であり、謎み出しデータの取りこぼしに よる同期データ転送ンステムのエラーや故障を回避する ことが出来る。

【0164】また、請求項31の記載によれば、データ 転送システムを構成するバス等にバスの信号電位がハイ インピーダンスに復帰する時間即ち伝搬運証時間だけ空 きサイクルを設定することで同期データ転送システムの エラーや故障を回避することが出来る。

[0165] 請求項32の配職によれば、アドレスバス、コマンドパス、コントロールパス、クロックパスに 接続されるアドレスパッファにアレートレンスタ、シーケンサが具備されることで、アドレスパッファからアド レスやコマンド、コントロール信号を受け取る局期メモリの動作状態をアドレスパッファ自身が周期メモリに問い合わせることなく認知することが出来る。

[0166] 請求項33の記載によれば、アドレスパッ ファのレジスタが同期メモリのレジスタと同一で、同期 メモリへのレジスタへの設定の書き込み時、同時に前起 アドレスパッファのレジスタに設定が書き込まれること ことで、同期メモリの動作状態が運移する経過を詳細に 認知できる。

【0167】 請求項34の記載によれば、アドレスパッファのレジスタが前記レジスタが同期メモリのレジスタ と異なることで、アドレスパッファ独自の動作モードを 設定できる。

【0168】請求項35の記載によれば、アドレスパッフのシーケンサが、レジスタに書き込まれた態定内容を参照しながら、アドレスパッファに入力されたクロックないし前記クロックを入力とするPLLが出力したクロックに同期して動作する事で、同期メモリの動作状態の運移を、スキューやジッタのによる遅れを抑えながら同時に認知できる。

【0169】 請求項36の記載によれば、アドレスパッファのレジスタに書き込まれた設定内容を参照することで、アドレスパッファは周期メモリの状態に対応した動作状態を逐むするので、同期メモリの状態を認知するのが容易となる。

【0170】請求項37の記載によれば、アドレスパッ

ファの一方にアドレスパスとコマンドパスとコントロールパスとクロックパスが接続されることで、アドレスパッファ内のシーケンサには全てのパスが接続されるので、同期メモリへのレジスタ書き込みや、読み出し、書き込みコマンドをシーケンサが認知できる。

【0171】請求項38の記載によれば、アドレスパッファのPLLがその出力として、入力されたクロックに 切けて、分周数数、回周数数、回周数数、通信激数を発生し選 択的に出力することで、クロックバス、折り返しクロックの周波 数に自由度を持たせることが出来る。

【0 1 7 2 】 請求項3 9 の記載によれば、周期データ転送システムのアドレスパス、コマンドバス、コントールバス、データバスの漫小場り選し周波数と、前記グロックバスのグロックの繰り返し周波数が整数倍の関係に設定されることで、クロックバスと新り返しクロックバスの繰り返し周波数を、アドレスパス、コマンドバ、コントロールバスの上限原数数に割えることが出来る。上展周波数が销うことで、突出して高い繰り返し周波数を要求するバスが帰くなり、結果物に出周期データ転送システムの数件個波数の動作回波数の血比が可能となる。

【0173】 請求項40の記載によれば、同期データ転送システムのアドレスパス、コマンドパス、コントールパス、データパスの最小場換り返し周波数と、前記クロックパスのグロックの場り返し開波数が整数倍の関係に設定されることで、クロックパスと舒り返しプロックパスの繰り返し周波数を、アドレスパス、コマンドパ、コントロールパスの上限加速数に相次ることが出来る。上限周波数が揃うことで、突出して高い繰り返し周波数を要求するパスが順くなり、結果的に出同期データ転送システムの動作間波数の向上が可能となる。

【0174】請求項41の記載によれば、請求項25の 記載によれば、元未同期メモリとは別部品であるアドレ スパッファにアドレスとコマンドとコントロール遺号の デコーダを具備させるだけで、読み出し動作時の同期デ 一タ転送が実現できる。

【0175】請求項42の記載によれば、同期メモリが エラー検出訂正の冗長符号生成手段を臭嫡する事で同期 データ転送システムの信頼性が向上される。

[0176] 請求項43の記載によれば、エラー検出訂 正の冗長符号生成手段を前配同期3年以内のセンスアン 込を前記同期3年以内の砂切機器に接続させ、初切機器 がパースト長分のデータを出力した時点で前記エラー検 出訂正の几長符号生成手段からのエラー検出訂正の冗長 符号の入力に切り換えるだけで容易に冗長符号を付加で きる。

【0177】請求項44の記載によれば、エラー検出訂 正の冗長符号生成手段が前記同期メモリ内の列切換器と 前記両期メモリのデータ出力手段に接続されることで、 容易にエラー検出訂正の冗長符号生成すべき元のデータ を得ることが出来、バースト長分のデータを出力した次 のサイクルには生成されたエラー検出訂正の冗長符号を 出力できる。

【0178】請求項45の記載によれば、エラー検出訂 正の冗長符号生成手段でエラー検出訂正の冗長符号を生 成する区要する時間が、データが出力される時間に腿載 されることで、データの出力されるサイクルに影響を与 成ずれた更子の出力されるサイクルに引き続いて生 成されたエラー検出訂正の兄長符号を出力でき

[0180] 請求項47の記載によれば、エラー検出訂 正の冗長符号生成手段の入力を2のn東のビット数ずつ の組とする受機 nを、2のn東が前起同期メモリのレジ スタに設定されたデータのパースト長から導出する担と で、読み出しアドレスを指示するだけで該当する担が確 定し、容易に当該の組の生成されたエラー検出訂正の冗 長符号を選択できる。

[0181]

【桑明の効果】以上説明したように、本発明は、データ 転送時のデータ転送サイクルの短線、即ちパスシステム の動作限談及の向上を妨けない同期データ転送システム を提供でき、併せて、データ延送サイクルに占める有効 なデータ転送サイクルの割合を100%に漸近させ、悶 別データ転送システムのスループットを高めることがで きるものである。

【図面の簡単な説明】

【図1】本発明の第1の実施形態の同期データ転送システムの構成を示す図である。

【図2】本発明の第10実施形態の同期データ転送システムを構成する半導体チップの構成を示す図である。 【図3】本発明の第10実施形態の半導体チップのPL Lの構成を示す図である。

【図4】本発明の第1の実施形態の半導体チップのエッジ検出手段の構成を示す図である。

【図5】本発明の第1の実施形態の半導体チップのクロック選択手段の構成を示す図である。

【図6】本発明の第1の実施形態の半導体チップのクロック切換器とクロック選択手段の切換手段の構成を示す 図である。

【図7】本発明の第1の実施形態の同期データ転送システムの動作を示す図である。

【図8】本発明の第1の実施形態の位相保証回路の構成を示す区である。

【図9】本発明の第1の実施形態の位相保証回路上の信 号の伝搬を示す図である。

「図10】本発明の第2の実施形態の同期データ転送シ ステムの構成を示す図である。

【図11】本発明の第2の実施形態の同期データ転送システムのバス構成を示す図である。

ステムのハス構成を示す図である。 【図12】本発明の実施形態の半導体チップのクロック 選択手段、クロック切換器とクロック選択手段の切換手

段の構成を示す図である。 【図13】本発明の第2の実施形態の同期データ転送シ

ステムの動作を示す図である。 【図14】本発明の第2の実施形態のアドレスバッファ

の構成を示す図である。 【図15】本発明の第2の実施形態のメモリ素子のシー

ケンサの状態遷移図である。 【図16】本発明の第2の実施形態のアドレスバッファ

[図 1 6] 本発明の第2 の実施形態のアトレスパップラ のシーケンサの状態遷移図である。

【図17】本発明の第2の実施形態のメモリモジュール の外観を示す図である。

【図18】本発明の第2の実施形態のアドレスバッファ の別の構成を示す図である。

【図19】本発明の第2の実施形態のメモリ素子の信号 線の接続を示す図である。

【図20】本発明の第3の実施形態の同期データ転送システムの動作を示す図である。

【図21】本発明の第4の実施形態の同期データ転送システムの動作を示す図である。

【図22】本発明の第4の実施形態の1ビットデータ入 出力のメモリ素子の内部構造を示す図である。

【図23】本発明の第4の実施形態の多ピットデータ入 出力のメモリ素子の内部構造を示す図である。

【図24】本発明の第4の実施形態のメモリシステムを 転送されるデータと冗長ピットの関係を示す図である。 【図25】本発明の第4の実施形態のメモリシステムを 転送されるデータと冗長ピットの別の関係を示す図であ る。

【符号の説明】 100 原発振器

101a~c 半導体チップ

102 パス推調停手段

103a~c PLL

106a~i 出力パッファ

100a~1 四カバッファ 107a~c 入力パッファ

108 エッジ検出手段

109a, b クロック選択手段

110a クロック選択手段の切換手段

111a クロック切換器 112a~c パス

113 サンブリング回路

114 エッジ検出器

115 位相情報保持手段

116 選択器 117 波形整形器

118a, b, c 整合抵抗

119a, b 終端抵抗

201 位相参照信号 204 位相情報信号

206 クロック選択情報信号

400 メモリコントローラ 401 メモリモジュール

402 メモリ素子

403 アドレスパッファ

404 アドレスパス、コマンドパス、コントロールパ

405 クロックパス

406 データパス 407 折り返しクロックパス

408 PLL


409 エッジ検出手段、クロック選択手段、クロック 選択手段の切換手段、クロック切換器

410. a~b セレクタ

411 カウンタ


[23]





[X4]

【図1】



[図2]





図2



⊠8









図5




【図6】


















[図12]



(X) I 2







図13






図15







図16



[図20]






図20

[図24]



四24





[图22]




図22






図23